Japan Patent Office

This is to certify that the annexed is a true copy of the following application as filed with this Office.

Date of Application: February 6, 2003

Application Number: Japanese Patent Application

No.2003-030109

[ST.10/C]: [JP2003-030109]

Applicant(s): RICOH COMPANY, LTD.

January 6, 2004

Commissioner,

Japan Patent Office Yasuo Imai (Seal)

Certificate No.2003-3108614

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 2月 6日

出 願 番 号 Application Number:

特願2003-030109

[ST. 10/C]:

[JP2003-030109]

出 願 Applicant(s):

人

株式会社リコー

2004年 1月 6日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

0300128

【提出日】

平成15年 2月 6日

【あて先】

特許庁長官

殿

【国際特許分類】

G03G 15/01

G03G 15/00

【発明の名称】

同期信号発生器および画像形成装置

【請求項の数】

6

【発明者】

【住所又は居所】

東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】

川 合 義 昭

【特許出願人】

【識別番号】

000006747

【氏名又は名称】

株式会社リコー

【代表者】

桜 井 正 光

【代理人】

【識別番号】

100076967

【弁理士】

【氏名又は名称】

杉信

興

【手数料の表示】

【予納台帳番号】

014362

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

9808723

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】

同期信号発生器および画像形成装置

【特許請求の範囲】

【請求項1】

単一の、高周波クロックを発生する手段;および、複数の画素クロック発生器 ;を含み、各画素クロック発生器が、

前記高周波クロックを分周して基準周期, それより長周期および短周期のパルスの、出力選択信号によって指定されたものを画素クロックとして出力する画素 クロック発生手段;

第1組のデータが規定する前記各周期のパルスの時系列分布にしたがって、前 記各周期のパルスを指定する第1選択信号を前記画素クロックに同期して出力す る第1選択手段;

第2組のデータが規定する前記各周期のパルスの時系列分布にしたがって、前 記各周期のパルスを指定する第2選択信号を前記画素クロックに同期して出力す る第2選択手段;および、

第1選択信号および第2選択信号を合成して前記出力選択信号を生成し前記画素クロック発生手段に出力する合成手段;

を備える、同期信号発生器。

【請求項2】

高周波クロックを発生する手段;および画素クロック発生器;を含み、該画素クロック発生器が、

前記高周波クロックを分周して基準周期, それより長周期および短周期のパルスの、出力選択データによって指定されたものを画素クロックとして出力する画素クロック発生手段;

第1組のデータが規定する前記各周期のパルスの時系列分布にしたがって、前 記各周期のパルスを指定する第1選択データを前記画素クロックに同期して出力 する第1選択手段;

第2組のデータが規定する前記各周期のパルスの時系列分布にしたがって、前 記各周期のパルスを指定する第2選択データを前記画素クロックに同期して出力 する第2選択手段;および、

第1選択データおよび第2選択データを加算して前記出力選択データを生成し 前記画素クロック発生手段に出力する合成手段;を備える、同期信号発生器。

【請求項3】

前記高周波クロックを発生する手段は単一であり;前記画素クロック発生器が 複数である;請求項2に記載の同期信号発生器。

【請求項4】

複数の感光体および各感光体を帯電する手段;

請求項1又は請求項3に記載の同期信号発生器;

該同期信号発生器の各画素クロック発生器が発生する各画素クロックに同期して各色作像用の画像信号を切換えて画像信号に対応した各色作像用の光ビームを出射する光変調手段;

各色作像用の光ビームを各感光体に主走査投射する露光光学系;

各感光体の静電潜像を各色トナーで可視像に現像する手段:

各色可視像を重ねて用紙に転写する手段;

各色作像用の各色主走査ラインの先端部に出射した各色作像用の各光ビームを 検知し各色主走査ラインの先端検知信号を生成する先端同期検知手段;

各色作像用の各色主走査ラインの後端部に出射した各色作像用の各光ビームを 検知し各色主走査ラインの後端検知信号を生成する後端同期検知手段;および、

少なくとも1色の主走査ラインの先端検知信号から後端検知信号までの間隔を 計測し、計測値にしたがって該色宛ての第1組のデータを操作する主走査倍率補 正手段:

を備える画像形成装置。

【請求項5】

先端検知信号から後端検知信号までの間隔の計測は、先端検知信号が発生してから後端検知信号までの、前記高周波クロックの計数である;請求項4に記載の画像形成装置。

【請求項6】

主走査倍率補正手段は、基準色の光ビームに対する前記計測値が基準値に合致

するように前記高周波クロックの周波数を調整し、他色の光ビームに対しては、 基準値に対する計測値の偏差に応じて、第1組のデータに含まれる長周期又は短 周期のパルスを挿入する画素数および挿入間隔を調整する;請求項4又は請求項 5に記載の画像形成装置。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、光ビーム変調器に与える画像信号を画素区切りで切換えるための画素クロックを発生する同期信号発生器およびそれを用いる画像形成装置に関する

[0002]

【従来技術】

電子写真方式でカラー画像を形成する画像形成装置に採用されている作像プロセスには種々の方式のものが知られている。その1つにタンデムタイプと称される方式がある。この方式は、作像する色毎に感光体と、感光体に対する作像プロセス要素を備え、これらの感光体および作像プロセス要素を中間転写体や用紙搬送ベルトに沿って配置して各色毎に形成された画像を中間転写体上で重ね合わせ、重ね合わされたフルカラー画像を用紙に1度に転写したり、用紙搬送ベルトによって搬送される用紙が前記各感光体の転写プロセスを通過するたびにその感光体上に形成された色の画像を転写し、すべての転写ステーションを通過させてフルカラー画像を形成するというものである。

[0003]

図3に後者のタンデムタイプのカラー画像形成装置の一構成を示す。同図において、各々異なる色(イエロー: Y/y、マゼンタ: M/m、シアン: C/c、ブラック: K/bk)の画像を形成する感光体ドラム6a~6dが、転写紙8を搬送する搬送ベルト10に沿って一列に配置されている。記録用の画像信号に従い、帯電チャージャで一様に荷電されたY, M, CおよびK記録用の各感光体ドラム6a,6b,6cおよび6d上に、露光器5が、Y, M, CおよびK記録用の画像信号で変調したレーザー光ビームを走査投射し、静電潜像を形成する。各

静電潜像は各現像器7a,7b,7cおよび7dにより、Y,M,CおよびKトナーのそれぞれで現像され、各色のトナー像(顕像:可視像)を形成する。

[0004]

一方、転写紙は、給紙カセット8より転写ベルトユニットの転写ベルト10上に搬送され、各感光体ドラム上に現像形成された各色画像(顕像)が、転写器11a,11b,11cおよび11dにて転写紙上に順に転写され、重ね合わさった後に、定着装置12によって定着される。定着を終えた転写紙は機外に排出される。

[0005]

転写ベルト10は、駆動ローラ9, テンションローラ13 a および従動ローラ13 b で支持された透光性のエンドレスベルトであり、テンションローラ13 a が図示しないばねでベルト10を押し下げるので、ベルト10の張力は略一定である。

[0006]

[0007]

一方、LDユニット 31c およびLDユニット 31mからの光ビームは、シリンダレンズ 32c および 32mを通り、ポリゴンミラー 34 上部側の面に入射し、ポリゴンミラー 34 が回転することにより光ビームを偏向し、 $f\theta$ レンズ 35 bkc および $f\theta$ レンズ 35 ym を通り、第 1 ミラー 36c および第 1 ミラー 36m によって折り返される。

[0008]

主走査方向の書き出し位置より上流側にはシリンダミラー37bkcおよび37ymさらにはセンサ38bkcおよび38ymが備わっており、fθレンズ35bkcおよび30ymを通った光ビームがシリンダミラー37bkcおよび37ymによって反射集光されて、センサ38bkcおよび38ymに入射するような構成となっている。これらのセンサ38bkcおよび38ymは、主走査方向の同期を取るための同期検知センサである。

[0009]

また、主走査方向の画像領域より下流側に、前記上流側と同様にシリンダミラー39 b k c および39 y m さらにはセンサ40 b k c および40 y m が備わっており、f θ レンズ35 b k c およびf θ レンズ30 y m を通った光ビームがシリンダミラー39 b k c および39 y m によって反射集光され、センサ40 b k c および40 y m に入射するような構成となっている。

[0010]

また、LDユニット31bkおよび31cからの光ビームの検出では、書き出し側では共通のセンサ38bkc、終了側では共通のセンサ40bkcを使用している。LDユニット31yおよび31mからの光ビームの検出についても同様に、書き出し側では共通のセンサ38ym、終了側では共通のセンサ40ymを使用している。同じセンサに2色の作像用光ビームが入射することとなるので、各色の光ビームのポリゴンミラー34の入射角を異なるようにすることで、それぞれの光ビームが各センサに入射するタイミングを変え、時系列的にパルス列として出力されるようになっている。図からも分かるように、K(bk)とC(c)およびY(y)とM(m)は逆方向に走査される。

[0011]

図14に、従来の同期信号発生器を示す。各色毎にPLL(Phase Locked Loop)部40bk, M, C, Yを有し、PLL御部40bk, M, C, Yでは、基準クロックREFCLKを分周器43bk, M, C, YでM分周(1/Mの周波数に分周)した信号と、同一周波数の高周波クロック*_PLLCLKを分周器45bk, M, C, YでN分周した信号を、位相比較器, LPF(ローパスフィルタ)およびVco(電圧制御周波数可変発振器)の組合せでなるPLL制御部44bk, M, C,

Yに入力し、各色高周波クロック*_PLLCLKを生成する。なお、*_PLLCLKは具体的にはK PLLCLK, M PLLCLK, C PLLCLKおよびY PLLCLKである。前記先端同期検知センサ38bkc,38ymからの各色同期検知信号*_DETP_Nを基準として、分周器41bk,M,C,Yで高周波クロックをK分周し、各色用の画素クロック*_WCLKを生成し、画素クロックに同期した内部同期信号*_PSYNC_N(ライン同期信号)を生成する。

[0012]

なお、なお、*_WCLKは具体的にはK WCLK, M WCLK, C WCLKおよびY WCLKである。以下においては、* WCLKを単にWCLKと表すこともある。他の信号でも同様である。

[0013]

各色の画像形成部はこの画素クロック*_WCLKおよび内部同期信号(ライン同期信号)*_PSYNC_Nを用いて、LDユニット3lbk,3lm,3lc,3lyで LD変調に用いる画像信号の出力タイミング(画像信号の切換え)を制御する。

[0014]

画素クロック*_WCLKの周波数 f wclkは、

 $f wclk = f refclk/M \times N/K$

となる。 f refclkは基準クロックREFCLKの周波数である。

【特許文献1】 特開2000-221431号公報は、各色ごとにPLL部を用いる画素クロック発生器を開示している。

[0015]

主走査の倍率補正、すなわち各色の1ライン上の画素数を同一とするための画素クロック*_WCLKの周波数補正、を行う場合は、前記先端検知センサ38bkc,38ymが光ビームを検出してから、後端検知センサ39bkc,39ymが光ビームを検出するまでの期間、画素クロック*_WCLKをカウントし、このカウント値が予め設定された基準カウント値と一致するように、MとNの値を調整する。すなわち画素クロック*_WCLKの周波数を調整する。つまり、各色の1ライン上の画素数を同一に調整する。

【特許文献2】 特開2002-096502号公報は、主走査の倍率補正を行う露光装置を開示している。

[0016]

画素クロックの周波数を変更する倍率補正で1 ライン全体の倍率(画素数)を調整することは可能であるが、光学系のレンズ(f θ レンズ)やミラーの位置精度による、同一ライン上の局所的な伸縮(主走査方向の画素位置ズレ)は補正することができない。

【特許文献3】 特許第3231610号は、原画素クロックとして基準周期, それより短い周期および長い周期の3種のクロックを準備し、主走査位置(主走 査方向の画素位置)に対応して1種のクロックを選択して画素クロックとするこ とにより、同一ライン上で画素幅を伸縮する、主走査方向の画像幅伸縮の補正方 法を提示している。

[0017]

【発明が解決しようとする課題】

各色毎にPLL部を持つ場合は、PLL部が多い分コストアップとなる。主走査倍率補正と主走査方向の画素幅の補正とを併せて行う場合は、主走査倍率補正データと画素幅伸縮補正データを合成する際に、特許文献3のようにそれらのデータを記憶部に展開して重ね合わせると、最低1ライン分のメモリが必要となりコストアップとなってしまう。ページ間で主走査倍率補正を実施する場合に、PLLの設定値を変更すると、PLLが安定するまでには、ある程度の時間が必要となり、連続印刷時の生産性を落とすことになる。

[0018]

本発明は、主走査ラインの主走査倍率と画素幅伸縮の補正を併せて実現する画素クロックを、比較的に簡単に生成することが出来る同期信号発生器およびそれを用いる画像形成装置を提供することを目的とする。

$[0\ 0.1\ 9]$

【課題を解決するための手段】

(1) 単一の、高周波クロック(PLLCLK)を発生する手段(40);および、複数の 画素クロック発生器;を含み、各画素クロック発生器が、

前記高周波クロック (PLLCLK) を分周して基準周期 (Odot), それより長周期 (+1/8dot) および短周期 (-1/8dot) のパルスの、出力選択信号 (PWMDAT) によって指定さ

れたものを画素クロック(WCLK)として出力する画素クロック発生手段(51);

第1組のデータ(A, B, C)が規定する前記各周期のパルスの時系列分布にしたがって、前記各周期のパルスを指定する第1選択信号(PWM1)を前記画素クロック(WC LK)に同期して出力する第1選択手段(55);

第2組のデータ $(A0\sim3,B0\sim3,C0\sim3,D)$ が規定する前記各周期のパルスの時系列分布にしたがって、前記各周期のパルスを指定する第2選択信号(PWM2)を前記画素クロック(WCLK)に同期して出力する第2選択手段(56);および、

第1選択信号(PWM1)および第2選択信号(PWM2)を合成して前記出力選択信号(PWMDAT)を生成し前記画素クロック発生手段(51)に出力する合成手段(54); を備える、同期信号発生器。

[0020]

なお、理解を容易にするためにカッコ内には、図面に示し後述する実施例の対応要素の符号もしくは対応事項を、例示として参考までに付記した。以下も同様である。

[0021]

これによれば、第1選択信号(PWM1)による出力パルス指定が、第1組のデータ(A,B,C)が規定する前記各周期のパルスの時系列分布にしたがって推移するので、仮にこの第1選択信号(PWM1)にしたがってパルスを画素クロック(WCLK)として出力すると、第1組のデータ(A,B,C)の調整によって主走査倍率を補正できる。

[0022]

また、第2選択信号 (PWM2) による出力パルス指定が、第2組のデータ (A0~3, B0~3, C0~3, D) が規定する前記各周期のパルスの時系列分布にしたがって推移するので、仮にこの第2選択信号 (PWM2) にしたがってパルスを画素クロック (WCLK) として出力すると、第2組のデータ (A0~3, B0~3, C0~3, D) の調整によって画素幅伸縮を補正できる。

[0023]

合成手段(54)が第1選択信号(PWM1)および第2選択信号(PWM2)を合成して前記 出力選択信号(PWMDAT)を生成し前記画素クロック発生手段(51)に出力するので、 主走査倍率補正および画素幅伸縮補正の両方が可能である。

[0024]

高周波クロック発生手段(40)が1個で済むので、ハードウエアがその分簡素になる。

[0025]

【発明の実施の形態】

(2) 高周波クロック(PLLCLK)を発生する手段(40);および画素クロック発生器;を含み、該画素クロック発生器が、

前記高周波クロック(PLLCLK)を分周して基準周期(Odot), それより長周期(+1/8dot)および短周期(-1/8dot)のパルスの、出力選択データ(PWMDAT)によって指定されたものを画素クロック(WCLK)として出力する画素クロック発生手段(51);

第1組のデータ(A, B, C)が規定する前記各周期のパルスの時系列分布にしたがって、前記各周期のパルスを指定する第1選択データ(PWM1)を前記画素クロック(WCLK)に同期して出力する第1選択手段(55);

第2組のデータ $(A0\sim3,B0\sim3,C0\sim3,D)$ が規定する前記各周期のパルスの時系列分布にしたがって、前記各周期のパルスを指定する第2選択データ(PWM2)を前記画素クロック(WCLK)に同期して出力する第2選択手段(56);および、

第1選択データ(PWM1)および第2選択データ(PWM2)を加算して前記出力選択データ(PWMDAT)を生成し前記画素クロック発生手段(51)に出力する合成手段(54); を備える、同期信号発生器。

[0026]

これによれば、合成手段(54)が第1選択信号(PWM1)と第2選択信号(PWM2)とを加算により合成するので、第1選択信号(PWM1)と第2選択信号(PWM2)とをラインメモリ上に展開する必要はなく、メモリを節約できるし、ラスター形式で発生する(時系列で推移する)第1選択信号(PWM1)と第2選択信号(PWM2)をリアルタイムで合成できる。すなわち、第1選択信号(PWM1)と第2選択信号(PWM2)のメモリに対する読書きを省略して、信号処理を簡素に出来る。

[0027]

(2 a) 前記基準周期(0dot), それより長周期(+1/8dot)および短周期(-1/8dot)のパルスを指定するデータをそれぞれ、数値 a(0), b(1)および c(3)とする

とき、前記合成手段(54)は、加算した値が $a(0) \times 2$ になるときには出力選択データ(PWMDAT)をa(0)とし、a(0) + b(1)となるときはb(1)とし、 $b(1) \times 2$ になるときにはb(1)として余りのb(1)を次の画素に繰越し加算し、b(1) + c(3)となるときはa(0)とし、 $c(3) \times 2$ になるときはc(3)として余りのc(3)を次の画素に繰越し加算する、上記(2)に記載の同期信号発生器。

[0028]

これによれば、後述の実施例で示すように、簡単なデータ加算と、加算で得る和データの一部の簡単なエンコード(データ変換)によって、第1選択信号(PWM1)と第2選択信号(PWM2)をともに比較的に忠実に表わす出力選択データ(PWMDAT)が得られる。

[0029]

(2 b) 高周波クロック(PLLCLK)を発生する手段(40);および画素クロック発生器;を含み、該画素クロック発生器が、

前記高周波クロック(PLLCLK)を分周して基準周期(Odot), それより長周期(+1/8dot)および短周期(-1/8dot)のパルスの、出力選択データ(PWMDAT)によって指定されたものを画素クロック(WCLK)として出力する画素クロック発生手段(51);

第1組のデータ(A, B, C)が規定する前記各周期のパルスの時系列分布にしたがって、前記各周期のパルスを指定する第1選択データ(PWM1)を前記画素クロック(WCLK)に同期して出力する第1選択手段(55);

第2組のデータ $(A0\sim3,B0\sim3,C0\sim3,D)$ が規定する前記各周期のパルスの時系列分布にしたがって、前記各周期のパルスを指定する第2選択データ(PWM2)を前記画素クロック(WCLK)に同期して出力する第2選択手段(56);および、

第1選択データ(PWM1)と第2選択データ(PWM2)を合成して前記出力選択データ (PWMDAT)を生成する合成手段(54);を備え、

前記基準周期(0dot), それより長周期(+1/8dot)および短周期(-1/8dot)のパルスを指定するデータをそれぞれ、数値 a (0), b (1)および c (3)とするとき、前記合成手段(54)は、第1選択データ(PWM1)および第2選択データ(PWM2)が、

ともに a (0) のときには出力選択データ (PWMDAT) を a (0) とし、

一方がa(0)、他方がb(1)となるときはb(1)とし、

ともに b(1) になるときには b(1) として余りの b(1) を次の画素に繰越し加算し、

一方がb(1)、他方がc(3)となるときはa(0)とし、

ともに c(3) になるときは c(3) として余りの c(3) を次の画素に繰越し加算する;同期信号発生器。

[0030]

これによれば、後述の実施例で示すように、簡単なエンコード(データ変換)によって、第1選択信号(PWM1)と第2選択信号(PWM2)の組合せを、それらの内容を比較的に忠実に表わす出力選択データ(PWMDAT)に変換できる。

[0031]

(2 c) a=0, b=1 および c=3 である、上記(2 a)又は(2 b)に記載の同期信号発生器。これによれば、加算処理およびエンコードがきわめて簡素になる。

[0032]

(3)前記高周波クロック(PLLCLK)を発生する手段(40)は単一であり;前記画素クロック発生器が複数(4)である;上記(2),(2a),(2b)又は(2c)に記載の同期信号発生器。これによれば、作像色数が多いフルカラープリンタまたは複写機に用いる場合に、高周波クロック発生手段(40)が1個で済むので、ハードウエアがその分簡素になる。

[0033]

(4) 複数の感光体(6a~6d)および各感光体を帯電する手段;

上記(1)又は(3)に記載の同期信号発生器(135):

該同期信号発生器(135)の各画素クロック発生器(51,53 bk,m,c,y)が発生する 各画素クロック(K,M,C,Y WCLK)に同期して各色作像用の画像信号を切換えで画像 信号に対応した各色作像用の光ビームを出射する光変調手段(31y,m,c,bk);

各色作像用の光ビームを各感光体に主走査投射する露光光学系(5);

各感光体の静電潜像を各色トナーで可視像に現像する手段(7a~7d);

各色可視像を重ねて用紙に転写する手段(10.11a~11d);

各色作像用の各色主走査ラインの先端部に出射した各色作像用の各光ビームを

検知し各色主走査ラインの先端検知信号を生成する先端同期検知手段(38ym, cbk);

各色作像用の各色主走査ラインの後端部に出射した各色作像用の各光ビームを 検知し各色主走査ラインの後端検知信号を生成する後端同期検知手段(40ym, cbk) ;および、

少なくとも1色の主走査ラインの先端検知信号から後端検知信号までの間隔を 計測し、計測値にしたがって該色宛ての第1組のデータ(A,B,C)を操作する主走 査倍率補正手段(131);

を備える画像形成装置。

[0034]

これによれば、上記(1)又は(3)に記載の作用効果が、画像形成装置において同様に得られる。

[0035]

(5) 先端検知信号から後端検知信号までの間隔の計測は、先端検知信号が発生してから後端検知信号までの、前記高周波クロック(PLLCLK)の計数である;上記(4) に記載の画像形成装置。

[0036]

基準周期(0dot), それより長周期(+1/8dot)および短周期(-1/8dot)のパルスが高周波クロック(PLLCLK)を分周して生成されるものであり、主走査ライン長および画素幅の伸縮分布が、前記3種のパルス間の周期差に基いて調整されるので、間隔計測長が、周期差の単位と同一の単位となる。これにより、主走査ライン長および画素幅の伸縮分布を正確に(端数処理なしに)行うことができ、主走査倍率補正および画素幅伸縮補正のいずれも高精度に出来る。

[0037]

(6) 主走査倍率補正手段(131)は、基準色(bk)の光ビームに対する前記計測値が基準値に合致するように前記高周波クロック(PLLCLK)の周波数(M,N)を調整し、他色の光ビームに対しては、基準値に対する計測値の偏差に応じて、第1組のデータ(A,B,C)に含まれる長周期(+1/8dot)又は短周期(-1/8dot)のパルス(C)を挿入する画素数(A)および挿入間隔(B)を調整する;上記(5)又は(6)

に記載の画像形成装置。

[0038]

これによれば、基準色(bk)に用いる画素クロックが、パルス周期単位となる高周波クロック(PLLCLK)の周波数(M,N)の調整により基準の主走査倍率となるように設定され、他色に用いる画素クロックは第1組のデータ(A,B,C)の操作によって、基準の主走査倍率になる様に設定される。これにより、基準色(bk)の主走査倍率が設計上の基準値に、そして他色の主走査倍率が基準色(bk)の主走査倍率に合せられる。この場合は、高周波クロック(PLLCLK)の周波数(M,N)の調整のためにPLしの設定値を変更するので、PLLが安定するまでにある程度の時間がかかり、主走査倍率補正に時間がかかる。しかし、画素クロックの基本周期が設計上の基準値となり、主走査倍率が設計上の基準値に定まる。

[0039]

(7)主走査倍率補正手段(131)は、ページ間での主走査倍率補正が指定されている場合は、該主走査倍率補正においては、各色作像用の光ビームのすべてに対して、基準値に対する前記計測値の偏差に応じて、第1組のデータ(A,B,C)に含まれる長周期(+1/8dot)又は短周期(-1/8dot)のパルス(C)を挿入する画素数(A)および挿入間隔(B)を調整する;上記(4)乃至(6)のいずれかに記載の画像形成装置。

[0040]

これによれば、全色の主走査倍率が個別に設計上の基準値に合せられる。この場合は、高周波クロック (PLLCLK) の周波数 (M, N) の調整を行わないので、画素クロックの基本周期が設計上の基準値からずれて、その分長周期 (+1/8dot) 又は短周期 (-1/8dot) のパルス (C) の数を調整することによって主走査倍率を基準値とあわせる結果となって全体的に画素幅が基準値とずれる可能性があるが、実際上はずれは僅少である。 PLLの設定値は変更しないので、主走査倍率補正が短時間で終り、主走査倍率補正をページ間で実施することによる連続印刷時の生産性の低下が小さい。

[0041]

(8) 複数の光源の各々から発生される光ビームの各々を画像信号によって変

調する手段(31y, m, c, bk)と、主走査ラインの基準となる同期検知信号を生成する 先端同期検知手段(38ym, cbk)と、1ラインの後端の位置を検出する後端同期検知 手段(40ym, cbk)を有し、複数の光ビームをスキャナ光学系を介して感光体上に照 射することにより、感光体上に画像を形成し、先端同期検知信号(PSYNC N)と後 端同期検知信号(PSYNC N)の間隔を測定し、測定結果によって主走査倍率補正を 行う画像形成装置において、

基準クロックから設定値に応じた高周波クロック (PLLCLK) を発生する手段 (40) と、前記高周波クロック発生手段 (40) は複数の光ビームで共通であり、その高周波クロックを分周して、基準周期、基準周期より短い周期、基準周期より長い周期のクロックのうちいずれか1つを画素毎に発生する画素クロック発生手段 (51y, m, c, bk)と

画素クロック発生手段に対して、1画素毎に指定情報(基準周期でない画素クロックを挿入する画素数、挿入間隔)を制御する画素クロック制御手段(53y,m,c,bk)を有し、画素クロック制御手段は、1ラインの倍率誤差を補正するために先端同期検知信号と後端同期検知信号間の間隔測定結果(A,B,C)に応じて画素クロックを補正する第1の制御部(倍率誤差補正部55y,m,c,bk)と、光学系の特性よる伸縮歪みを補正するために予め取得した光学系の伸縮歪みデータ(A0-3,B0-3,C0-3)に応じて画素クロックを補正する第2の制御部(画素幅伸縮補正部56y,m,c,bk)と、主走査倍率補正データと画素幅伸縮補正データ(PWM1 [1:0], PWM2 [1:0])を合成する画素クロック補正データ合成部(54y,m,c,bk)からなり、基準周期でない画素クロックの画素数、間隔を調整することで各色間の色ズレを補正することを特徴とするカラー画像形成装置。

[0042]

これによれば、複数の光ビームの画素クロック生成部で共通のPLLを使用しているので、低コストで主走査倍率誤差補正が実現可能である。また、倍率誤差補正データに倍率偏差補正データを合成した画素クロック補正データによって画素クロックを生成しているので、色ズレの少ない画像を作成することができる。

[0043]

(9)上記(8)において、先端同期検知信号と後端同期検知信号の間隔を計

測するクロックは前記高周波クロック(PLLCLK)とすることを特徴とするカラー画像形成装置。

[0044]

(10)上記(8)において、主走査倍率補正を実施する前に基準色(bk)にて高周波クロック(PLLCLK)の周波数を調整することを特徴とするカラー画像形成装置。

[0045]

(11)上記(8)~(10)において、ページ間で主走査倍率補正を実施する場合は、基準色(bk)も多色と同様に基準周期でない画素クロックを挿入する画素数、挿入間隔を制御することで主走査倍率補正を行うことを特徴とするカラー画像形成装置。これによれば、ページ間で主走査倍率補正を行う場合も、PLLの周波数を変更せずに実施するので、通常と同じページ間隔で印字でき、生産性を落とすことはない。

[0046]

本発明の他の目的および特徴は、図面を参照した以下の実施例の説明より明らかになろう。

[0047]

【実施例】

図1に、本発明の一実施例の複合機能フルカラーデジタル複写機の外観を示す。このフルカラー複写機は、大略で、自動原稿送り装置(ADF)400と、操作ボード610と、カラースキャナ300と、カラープリンタ100と、給紙テーブル200の各ユニットで構成されている。機内のシステムコントローラ630(図2)には、パソコンPCが接続したLAN(Local Area Network)が接続されている。この複写機のシステムコントローラ630(図2)は、通信網(インターネット)に接続することができ、該通信網を介して、図示しない管理センタの管理サーバと通信してデータを交換することができる。また、機内のファクシミリコントローラFCU(図2)は、交換機PBXおよび公衆通信網PNを介して、ファクシミリ通信をすることが出来る。

[0048]

図2に、図1に示す複写機の、画像読み取り、画像処理、画像蓄積および画像形成、のシステム構成を示す。カラー原稿スキャナ300の、原稿を光学的に読み取る読取ユニット311は、原稿に対する原稿照明光源の走査を行い、SBU(センサボードユニット)のCCDに原稿像を結像する。原稿像すなわち原稿に対する光照射の反射光をCCDで光電変換してR、G、B画像信号を生成し、SBU上でRGB画像データに変換しかつシェーディング補正し、そして出力I/F(インターフェイス)312で画像データバスを介して画像データ処理器IPP(Image Processing Processor;以下では単にIPPと記述)に送出する。

[0049]

IPPは、分離生成(画像が文字領域か写真領域かの判定:像域分離), 地肌除去, スキャナガンマ変換, フィルタ, 色補正, 変倍, 画像加工, プリンタガンマ変換および階調処理を行う。IPPは画像処理をおこなうプログラマブルな演算処理手段である。スキャナ300からIPPに転送された画像データは、IPPにて光学系およびデジタル信号への量子化に伴う信号劣化(スキャナ系の信号劣化)を補正され、フレームメモリ601に書き込まれる。

[0050]

システムコントローラ630は、スキャナアプリケーション,ファクシミリアプリケーション,プリンタアプリケーションおよびコピーアプリケーション等の複数アプリケーションの機能を有し、システム全体の制御を行う。操作パネル制御装置631は、操作ボード610の入力を解読して本システムの設定とその状態内容を表示する装置である。画像データバス/制御コマンドバスは、画像データと制御コマンドが時分割で転送されるバスである。

[0051]

システムコントローラ630のCPU605は、システムコントローラ630の制御を行う。ROM604にはシステムコントローラ630の制御プログラムが書かれている。RAM603は、CPU605が使用する作業用メモリである。NVRAM602は、不揮発性メモリであり、システム全体の情報の保管を行う。

[0052]

外部機器通信制御606は、画像読み取り、画像蓄積或いは画像印刷を要求する外部機器(たとえば同種の複写機、画像スキャナ、パソコン、プリンタ、ファクシミリ)ならびに管理センタの管理サーバとの通信制御を行うものであり、ネットワークに接続するための物理 I / F の制御を行う。ネットワーク接続された外部機器通信制御606がネットワークからデータを受信すると、電気的な信号より通信データの内容だけシステム I / F 607に送る。システム I / F 607では、規定されたプロトコルに従い受信データを論理変換し C P U 6 0 5 に送る。 C P U 6 0 5 では、論理変換された受信データを判断し処理を行う。また、 C P U 6 0 5 が、ネットワークにデータを送信する時は、受信とは逆の手順で、システム I / F 6 0 7、外部機器通信制御606に送信データが伝達され、電気信号としてネットワーク上に送出される。

[0053]

システム I / F 6 0 7 は、C P U 6 0 5 の命令によりシステム内で処理される、原稿読み取りデータ、ファクシミリ受信データ、パソコンのドキュメントデータ (印刷命令)の転送制御、ならびに、パソコンのドキュメントデータの印刷用のイメージデータ (画像データ)への変換と転送を行う。ワークメモリ6 0 0 は、プリンタで使用する画像展開(ドキュメントデータからイメージデータへの変換)の作業用メモリである。フレームメモリ6 0 1 は、電源が供給され続けている状態で即座に印刷される読み取り画像や書込み画像のイメージデータを、一時蓄える作業用メモリである。

[0054]

HDDC650は、システムのアプリケーションプログラムならびにプリンタ100の作像プロセス機器の機器付勢情報を格納するアプリケーションデータベース、ならびに、読取り画像や書込み画像のイメージデータ、すなわち画像データ、ならびにドキュメントデータを蓄える画像データベースとして用いられるハードディスクHDDとそのコントローラである。イメージデータおよびドキュメントデータは、符号化されたりドットイメージであったりする。FIFOバッファメモリ609は、入力画像をフレームメモリ601へ書込む時のデータ転送速度変換を行う。すなわち、転送元と転送先のデータ送出/受入れタイミングの差、転

送単位のデータ量の相違、転送速度差等を吸収するデータの一時蓄積を行い、転送元の転送タイミングおよび速度でデータを受け入れ、転送先の転送タイミングおよび速度でデータを送り出す。同様にFIFOバッファメモリ608は、フレームメモリ601の画像データを出力画像としてデータ転送する時の速度変換を行う。

[0055]

メモリコントローラ610は、CPU605の制御なしにフレームメモリ601及び、HDDC650とバス間の画像の入出力をコントロールする。また、操作ボード301の入力装置614が受けたコマンドに応じて、フレームメモリ601を利用して、HDDCに蓄積している画像の編集,加工あるいは画像合成を行う。メモリコントローラ610は、HDDC650のHDDからワークメモリ600又はフレームメモリ601への画像情報の読出しと、おもに画像データアドレス変更操作による、転写紙に対する画像の印刷方向の変更,画像の回転,画像の組み合わせ編集と、画像データに対する設定値の加減乗除による濃度変換,画像データ同士の論理積演算や論理和演算による画像トリミングおよび合成と、このように処理した画像情報のHDDへの書込みとによって、各種の画像加工および編集を行うことができる。

[0056]

CPU617は、操作ボード610の入出力制御を行う。すなわち、操作ボード610の入力読込みおよび表示出力を制御する。ROM616には、操作ボード610の制御プログラムが書かれている。RAM618は、CPU617で使用する作業用メモリである。614は、操作ボード610の入力キーおよび入力パネルを操作して使用者がシステム設定の入力を行う入力装置である。表示装置615は、操作ボード610にあって、使用者にシステムの設定内容,状態を表示するものであり、表示灯および入力機能がある表示パネル(液晶タッチパネル)を含む。

[0057]

作像ユニットPTRの作像機構は図3に示すものであり、すでに説明したものである。また、作像ユニットPTRの露光器5は図4に示すのであり、すでに説明

したものである。

[0058]

図5に、露光器5のLDユニット31bk, c, m, yで光ビームを変調する画像信号の切換えに用いる画素同期クロック*WCLKおよびライン同期信号*PSYNCNを発生する同期信号発生器135を示す。この同期信号発生器135は、図2に示す作像ユニットPTRの露光制御板(図示せず)上にあるものである。

[0059]

図5において、PLL部40は、全色に共通の1個であり、その構成は、図14に示す従来のもの(たとえば40bk)と同一である。

[0060]

K(bk)用の画素クロック発生部51bkは、PLL部40からの高周波ク ロックPLLCLKを分周し、画素クロックK WCLKを生成するが、入力される選択デー タK PWMDAT(又は単にPWMDATと表記)に応じて、基準周波数の周期、それより短い 周期および長い周期のうちどれかのパルスを選択的に出力する構成である。すな わち画素クロック発生部51bkは、図示はしないが、高周波クロックPLLCLKを ダウンカウントする画素クロック生成カウンタ(プリセットダウンカウンタ). 画素クロック制御53bkが与える選択データK PWMDATを保持するためのラッチ , このラッチが保持するデータK PWMDATを、それが「0hl(十進数の0)であ ると数値7を表わすデータを発生し、「1h」(十進数の1)であると数値8を 表わすデータを発生し、「3h」であると数値6をあらわすデータを発生して、 該画素クロック生成カウンタにロードデータとして与えるエンコーダ、および、 画素クロック生成カウンタのカウントデータが数値0を表わすものになってから 到来した高周波クロックPLLCLKに同期して該画素クロック生成カウンタに該エン コーダが出力する数値データをロードするとともに、画素クロックK WCLK(を出 力する信号ライン)を高レベルHとし、該画素クロック生成カウンタがロードし た数値(7,8又は6)から、高周波クロックPLLCLKの1パルス到来毎に1をデ クレメントしたカウントデータ(残値データ)が4から3に切換わると画素クロ ックK WCLKを低レベルLとするカウント制御回路を含む。これにより、該画素ク ロック生成カウンタのカウントデータが、例えば図7に示すように、選択データ

K PWMDATに応じて $7\sim0$, $8\sim0$ 又は $6\sim0$ と変化し、高周波クロックPLLCLKを8分周,9分周又は7分周した画素クロックWCLKが、画素クロック発生部51bkから出力される。8分周したパルスを0dotパルスと、9分周したパルスを-1/8dotパルスと、7分周したパルスを+1/8dotパルスと表現する。-1/8dotパルスの周期は0dotパルスの周期よりも高周波クロックPLLCLKの1周期分短く、+1/8dotパルスは1周期分長い。

[0061]

図7は、画素クロック発生部51bkの入力PLLCLKおよびK PWMDATと、上記画素クロック生成カウンタのカウントデータが表す値および出力WCLKとの関係を示す。例として、選択データK PWMDAT [1:0]が'0h'の場合は8分周、'1h'の場合は9分周、'3h'の場合は7分周の分周パルスを、画素クロックK WCLKとして選択出力する。この画素クロックK WCLKに同期して最終的にK(bk)作像用のレーザの変調に用いる画像信号を切換えるので、'1h'が入力された画素は1/8画素クロック(PLLCLKの1周期)分長くなり、'3h'が入力された画素は1/8画素クロック(PLLCLKの1周期)分短くなる。

[0062]

図5を再度参照する。内部同期信号生成部52bkでは、同期センサ38bkc,40bkcの同期検知信号KDETPNの先端検知信号を基点とし、画素クロックKWCLKに同期した主走査同期検知信号すなわちライン同期信号KPSYNCNを生成する。

[0063]

画素クロック制御 5.3 b k では、1 ライン全体の倍率誤差補正を行う主走査倍率補正データPWM1を生成する P W M 1 データ生成部 5.5 b k と、光学系の特性による 1 ライン中の部分的な伸縮歪みを補正するための画素幅伸縮補正データPWM2を生成する P W M 2 データ生成部 5.6 b k と、それらの補正データを合成して最終的な補正データすなわち選択データ K PWMDATを生成する画素クロック補正データ合成部 5.4 b k からなる。

[0064]

図6は、画素クロック制御53bkの構成を更に細かく示したブロック図であ

り、図8にPWM1データ生成部55bkが発生して補正データ合成部54bkに与える主走査倍率補正データPWM1の推移を、図9にPWM2データ生成部56bkが発生して補正データ合成部54bkに与える画素幅伸縮補正データPWM2の推移を、また、図10には、補正データ合成部54bkの入力データPWM1,PWM2と合成出力データKPWMDATの推移を示す。

[0065]

図6および図8を参照する。PWM1データ生成部55bkには、プリンタ100(図2)に電源が投入され、その直後にプロセスコントローラ131が実行する初期化の一過程で、不揮発メモリ133b(図2)に登録しているPWM1設定データ(実ライン長調整のために1ライン上に分散分布する基準周期でない画素(短周期パルス割当画素又は長周期パルス割当画素)の分布周期B,1ライン上の該周期Bの数Aおよび該基準周期(基準周期パルス)でない画素の周期(短周期パルス又は長周期パルス)を指定するデータCが、PWM1データ生成部55bkにある図示しないラッチに設定(書込;保持;セット;設定)される。A×Bが、1ラインに割当てる画素数(KWCLKの数)すなわち、主走査倍率を決定する画素数(画素への分割数)であり、その全体の長さを、分布周期B×(データCで指定する周期の、基準周期に対する偏差=PLLCLKの1周期)で調整することが出来る。該偏差=PLLCLKの1周期は、正値(長周期パルス)又は負値(短周期パルス)である。

[0066]

内部同期検知信号K PSYNC Nが入力されると、PWM1パルス数カウンタ58が周期の数Aをロードして、周期カウントオーバ信号PWM1PLSのカウントダウンを開始するが、PWM1周期カウンタ57にカウント許可信号を与える。これによりPWM1周期カウンタ57が、分布周期Bをロードして画素クロックK WCLKのカウントダウンと、分布周期Bまでカウントダウンするとまた分布周期Bをロードして画素クロックK WCLKのカウントダウンを行う循環カウントを行う。PWM1周期カウンタ57のカウントデータが1(残値1)となるとこれを表わす信号PWM1PLS(=H)を発生する。この信号がある間、PWM1データ出力部59が、データC(1又は3)を、主走査倍率補正データPWM1として補正データ合成

部54 b k に出力する。この信号がない期間(PWM1PLS=L)では、PWM1データ出力部59は、基準周期のパルスを指定するデータ0を主走査倍率補正データPWM1として補正データ合成部54 b k に出力する。

[0067]

PWM1パルス数カウンタ58は、前記信号PWM1PLS (= H) の到来数を、ロードした周期数Aからダウンカウントし、カウント値が0になると、PWM1周期カウンタ57に与えているカウント許可信号を消去する。すなわち、カウント禁止レベルに切換える。これにより、画素クロックK WCLKがA×B個到来している間、PWM1PSパルスが発生し、周期Bで、画素クロックK WCLKの1周期間のみ、主走査倍率補正データPWM1が、基準周期パルス(0dot)を指定するデータ0から、長周期パルス(+1/8ドット)又は短周期パルス(-1/8ドット)を指定するデータC(1又は3)に切換る(図8)。

[0068]

本実施例では、上述のように、A×Bで1ライン上の画素数を定め、AとBと Cで1ラインの画素列の長さを調整する。「基準周期×A×B×主走査速度」が 1ラインの画素列の基準長さである。基準周期に対するデータCが指定する長周 期又は短周期の差(PLLCLKの1周期)をdPwとすると、「dPw×(A/B) ×主走査速度」が、基準長さに対する調整による増、減長となる。

[0069]

図6および図9を参照する。PWM2データ生成部56bkには、プリンタ100(図2)に電源が投入され、その直後にプロセスコントローラ131が実行する初期化の一過程で、不揮発メモリ133b(図2)に登録しているPWM2設定データ(例として1ラインを4分割する場合は、1ラインの分割数D(=4),第1区間長A0,第2区間長A1,第3区間長A2,第4区間長A3;第1分布周期B0,第2分布周期B1,第3分布周期B2,第1分布周期B3;および、第1画素周期C0,第2画素周期C1,第3画素周期C2,第4画素周期C0)が、PWM2データ生成部56bkにある図示しないシフトレジスタ型の複数段構成のラッチに設定される。

[0070]

内部同期検知信号K PSYNC Nが入力されると、PWM2エリアカウンタ60が分割数Dをロードして、区間数のカウントを開始するが、カウントデータD=4をPWM2パルス数カウンタ62に与える。これによりPWM2パルス数カウンタ62が、ラッチにある、与えられるカウントデータ(4)に対応付けられている第1区間長A0をロードして、周期カウントオーバ信号PWM2PLSのカウントダウンを開始し、かつ、PWM2周期カウンタ61にカウント許可信号を与える。これによりPWM2周期カウンタ61が、第1分布周期B0をロードして画素クロックKWCLKのカウントダウンするとまた分布周期B0をロードして画素クロックKWCLKのカウントダウンするとまた分布周期B0をロードして画素クロックKWCLKのカウントダウンを行う循環カウントを行う。PWM1周期カウンタ61のカウントデータが1(残値1)となるとこれを表わす信号PWM2PLS(=H)を発生する。この信号がある間、PWM2データ出力部63が、第1画素周期C0を、画素幅伸縮補正データPWM2として補正データ合成部54bkに出力する。

[0071]

PWM2パルス数カウンタ62は、前記信号PWM2PLS(=H)をロードした周期の数A0からダウンカウントし、カウント値が0になると、キャリー信号をPWM2エリアカウンタ60に与える。これによってPWM2エリアカウンタ60のカウントデータがD-1(=3)に切換わる。これに応答してPWM2パルス数カウンタ62が、今度は第2区間長A1をロードし、PWM2周期カウンタ61に再度カウント許可信号を与える。PWM2周期カウンタ61は、再度のカウント許可信号に応答して第2分布周期B1をロードして画素クロックKWCLKのカウントダウンと、分布周期B1までカウントダウンするとまた分布周期B1をロードして画素クロックKWCLKのカウントダウンを行う循環カウントを行う。PWM2周期カウンタ61のカウントデータが1(残値1)となるとこれを表わす信号PWM2PLS(=H)を発生する。この信号がある間、PWM2データ出力部63が、第2画素周期C1を、画素幅伸縮補正データPWM2として補正データ合成部54bkに出力する。この信号がない期間(PWM2PLS=L)では、PWM2データ

出力部63は、基準周期を指定するデータ0を画素幅伸縮補正データPWM2として補正データ合成部54bkに出力する。

[0072]

PWM2パルス数カウンタ62は、前記信号PWM2PLS(=H)をロードした周期の数A1からダウンカウントし、カウント値が0になると、キャリー信号をPWM2エリアカウンタ60に与える。これによってPWM2エリアカウンタ60のカウントデータがD-2(=2)に切換わる。これに応答してPWM2パルス数カウンタ62が、今度は第3区間長A2をロードし、PWM2周期カウンタ61に再度カウント許可信号を与える。以下同様にして、今度は、PWM2周期カウンタ61は、再度のカウント許可信号に応答して第3分布周期B2をロードして第3分布周期B2の循環カウントを行う。PWM2周期カウンタ61のカウントデータが1(残値1)となるとこれを表わす信号PWM2PLS(=H)を発生する。この信号がある間、PWM2データ出力部63が、第3画素周期C2を、画素幅伸縮補正データPWM2として補正データ合成部54bkに出力する。

[0073]

PWM2パルス数カウンタ62は、前記信号PWM2PLS(=H)をロードした周期の数A2からダウンカウントし、カウント値が0になると、キャリー信号をPWM2エリアカウンタ60に与える。これによってPWM2エリアカウンタ60のカウントデータがD-3(=1)に切換わる。これに応答してPWM2パルス数カウンタ62が、今度は第4区間長A3をロードし、PWM2周期カウンタ61に再度カウント許可信号を与える。そしてPWM2周期カウンタ61は、再度のカウント許可信号に応答して第4分布周期B3をロードして第3分布周期B3の循環カウントを行う。PWM2周期カウンタ61のカウントデータが1(残値1)となるとこれを表わす信号PWM2PLS(=H)を発生する。この信号がある間、PWM2データ出力部63が、第4画素周期C3を、画素幅伸縮補正データPWM2として補正データ合成部54bkに出力する。

[0074]

PWM2パルス数カウンタ62は、前記信号PWM2PLS(=H)をロードした周期の数A3からダウンカウントし、カウント値が0になると、キャリー信号をP

WM2エリアカウンタ60に与える。これによってPWM2エリアカウンタ60のカウントデータがD-4 (=0)に切換わる。このカウントデータ (0)は、カウント不許可を意味する。これに応答してPWM2パルス数カウンタ62がカウント動作を停止し、PWM2周期カウンタ61のカウント動作も停止する。


[0075]

以上に説明した動作により、画素クロックK WCLKがA 0×B 0個到来する間の第1区間では、図9に示すように、周期B 0で、画素クロックK WCLKの1周期間のみ、画素幅伸縮補正データPWM2が、基準周期パルスを指定するデータ 0 から、長周期パルス又は短周期パルスを指定するデータ C 0 に切換る。次の、画素クロックK WCLKがA 1×B 1 個到来する間の第 2 区間では、図9に示すように、周期B 1で、画素クロックK WCLKの1 周期間のみ、画素幅伸縮補正データPWM2が、基準周期パルスを指定するデータ 0 から、長周期パルス又は短周期パルスを指定するデータ C 1 に切換る。次の、画素クロックK WCLKがA 2×B 2 個到来する間の第 3 区間では、図9に示すように、周期B 2 で、画素クロックK WCLKの1 周期間のみ、画素幅伸縮補正データPWM2が、基準周期パルスを指定するデータ 0 から、長周期パルス又は短周期パルスを指定するデータ 0 から、 同素クロックK WCLKがA 3×B 3 個到来する間の第 4 区間では、図9に示すように、周期B 3 で、画素クロックK WCLKの1 周期間のみ、画素幅伸縮補正データPWM2が、基準周期を指定するデータ 0 から、長周期パルス又は短周期パルスを指定するデータ 0 から、長周期パルス又は短周期パルスを指定するデータ 0 から、長周期パルス又は短周期パルスを指定するデータ 0 から、長周期パルス又は短周期パルスを指定するデータ 0 から、長周期パルス又は短周期パルスを指定するデータ 0 から、長周期パルス又は短周期パルスを指定するデータ C 3 に切換る。

[0076]

図 6 および図 1 0 を参照する。画素クロック補正データ合成部 5 4 b k では、主走査倍率補正データPWM1と画素幅伸縮補正データPWM2を合成して、最終的な補正データすなわち選択データPWMDAT[1:0]を発生して画素クロック発生部 5 1 b k に出力する。補正データ合成部 5 4 b k は、大略では、PWMDAT[1:0]=PWM1+P WM2、なる加算で合成する。すなわち、PWM1、PWM2およびPWMDAT[1:0]のデータを

0h,4h:±0dot,1h:+1/8dot,3h:-1/8dotとすると、1 画素において±2/8dot以上の補正を行わないように、2 つ補正デー



基本周期パルス(高周波クロックPLLCLKの8分周)を指定するデータ:数値0 (図10上ではこれが当てられた画素を \pm 0 d o t と表現),

長周期パルス (PLLCLKの 7 分周) を指定するデータ:数値 1 (図 1 0 上ではこれが当てられた画素を+1/8 d o t と表現).

短周期パルス (PLLCLKの9分周) を指定するデータ:数値3 (図10上ではこれが当てられた画素を-1/8 dot と表現),かつ、

加算結果の4は、1+3又は3+1であって、(+1/8 dot)+(-1/8 dot)=0 dotとなるので、0(± 0 dot)にエンコードする。また、2は、1+1であって、(+1/8 dot)+(+1/8 dot)=+2/8 dotとなり、1 画素では表現できないので、1とエンコードして、余りの1を次の画素に繰越し加算する。

[0077]

加算結果の0は、そのまま0(\pm 0 d o t)し、加算結果の1もそのまま1(\pm 1/8 d o t)とする。加算結果の3はそのまま3(\pm 1/8 d o t)とし、加算結果の6は1画素では表現できないので、3(\pm 1/8 d o t)として余りの3を次の画素に繰越し加算する。

[0078]

この加算演算とエンコード(データ変換;符号化)により、図10に示す選択データPWMDAT [1:0] (1~0の各ビット合せて3ビットのデータ)を、画素クロック補正データ合成部54bkが発生して、図5に示す画素クロック発生部51bkに出力する。画素クロック発生部51bkは、すでに説明したが、選択データPWMDAT[1:0]に対応して図7に示すように、PWMDAT[1:0]が数値0(基準周期パルス)を表わすデータのときには、高周波クロックPLLCLKの連続4周期の間高レベルH、次の連続4周期の間低レベルLの、高周波クロックPLLCLKを8分周(周波数を1/8に分周)した画素クロックK WCLKを出力する。PWMDAT[1:0]が数値1(9分周:長周期パルス)を表わすデータのときには、高周波クロ

ックPLLCLKの連続 5 周期の間高レベルH、次の連続 4 周期の間低レベルLの、高 周波クロックPLLCLKを 9 分周した画素クロックK WCLKを出力する。PWMDAT[1:0] が数値 3 (7 分周:短周期パルス)を表わすデータのときには、高周波クロック PLLCLKの連続 3 周期の間高レベルH、次の連続 4 周期の間低レベルLの、高周波 クロックPLLCLKを 7 分周した画素クロックK WCLKを出力する。

[0079]

なお、選択データPWMDAT[1:0]を、主走査倍率補正データPWM1と画素幅伸縮補正データPWM2の加算値とするので、画素幅伸縮補正データPWM2の設定(図9)によっては、主走査倍率補正データPWM1によって設定した1ライン上画素数と画素列の長さからのずれを生ずる可能性があるので、 $A \times B = A \ 0 \times B \ 0 + A \ 1 \times B \ 1 + A \ 2 \times B \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \ 3 \ 2 + A \ 3 \times B \$

[0080]

図5に示すように、同期信号発生器 135には、上述の、K(bk)用同期信号(画素クロックK WCLKおよびライン同期信号K PSYNC N)を発生するための画素クロック発生部 51bk,内部同期信号生成部 52bkおよび画素クロック制御 53bkの組合せ(ユニット)、ならびに、それと同一構成同一機能の、M(m)用のもの 51m,52mおよび 53m;C(c)用のもの 51c,52c および 53c ;ならびに、Y(y)用のもの 51y,52yおよび 53y ;がある

[0081]

0

前述の、PWM1設定データ(実ライン長調整のために1ライン上に分散分布する 基準周期でないパルス(画素)の分布周期B, 1ライン上の該周期の数Aおよび 該基準周期でないパルス(の周期)を指定するデータC)は、本実施例ではオペ レータが不揮発メモリ133b(図2)に登録することが出来、また、プロセス コントローラ131が自動的に更新できる。

[0082]

前述のPWM2設定データ(例として1ラインを4分割に分けた場合は、1ライン

の分割数D(=4),第1区間長A0,第2区間長A1,第3区間長A2,第4 区間長A3;第1分布周期B0,第2分布周期B1,第3分布周期B2,第1分 布周期B3;および、第1画素周期C0,第2画素周期C1,第3画素周期C2 ,第4画素周期C0)は、本実施例ではオペレータが不揮発メモリ133b(図 2)に登録しているものである。

[0083]

操作ボード610の入力装置614(図2)にある初期設定キー(図示略)を オペレータが操作すると、CPU617が、初期設定メニューを表示装置615 に表示する。このメニューの中の、主走査倍率補正をオペレータが選択すると、 CPU617が、主走査倍率補正の手動設定, 主走査倍率補正の印刷コマンド毎 の自動設定、および、主走査倍率補正の印刷ページ毎の自動設定、のいずれかを 選択するための入力画面を表示装置615に表示する。そこでオペレータが主走 査倍率補正の手動設定を選択すると、CPU617が、システムコントローラ6 30およびプロセスコントローラ131を介して、不揮発メモリ133bからPW M1設定データテーブルを読み出して、その中のK(bk), C(c), M(m), Y (y) それぞれのPWM1設定データ (B, AおよびC) を表示装置615に表 示する。オペレータが所定の操作で設定データを変更して、画面上のエンターキ ーを操作すると、CPU617が表示装置615に展開表示しているPWM1設定デ ータをPWM1設定データテーブルに更新書込みして、該PWM1設定データテーブルを 、システムコントローラ630およびプロセスコントローラ131を介して、不 揮発メモリ133bに転送して該不揮発メモリ133bに更新書込みする。そし て、主走査倍率補正の手動設定の選択(であること)を不揮発メモリ133hに 登録する。

[0084]

主走査倍率補正の印刷コマンド毎の自動設定をオペレータが選択したときには、CPU617はこの選択を、システムコントローラ630およびプロセスコントローラ131を介して不揮発メモリ133bに登録する。主走査倍率補正の印刷ページ毎の自動設定をオペレータが選択したときには、CPU617はこの選択を、システムコントローラ630およびプロセスコントローラ131を介して

不揮発メモリ133bに登録する。

[0085]

初期設定メニューの中の色ずれ補正をオペレータが選択すると、CPU617が、色ずれ補正メニューを表示装置615に表示する。該メニューの中の画素幅伸縮補正をオペレータが選択すると、CPU617が、システムコントローラ630およびプロセスコントローラ131を介して、不揮発メモリ133bからPWM2設定データテーブルを読み出して、その中のK(bk), C(c), M(m), Y(y) それぞれのPWM2設定データ(D, A0~3, B0~3, C0~3)を表示装置615に表示する。オペレータが所定の操作で設定データを変更して、画面上のエンターキーを操作すると、CPU617が表示装置615に展開表示しているPWM2設定データをPWM2設定データテーブルに更新書込みして、該PWM2設定データテーブルを、システムコントローラ630およびプロセスコントローラ131を介して、不揮発メモリ133bに更新書込みする。

[0086]

[0087]

画素密度が $6\,0\,0\,d\,p\,i\,$ で、画素クロックの補正単位が $\pm\,1/8\,d\,o\,t\,$ とすると、1エリア内に $1/8\,d\,o\,t\,$ 長く(短く)する画素を1画素挿入すると画像位置を約 $5.2\,9\,\mu\,m$ 長く(短く)することができる。 $2\,5\,0\,0\,$ 画素の位置では、理想値に対して $7\,5\,\mu\,m$ 長くなっているので、 $2\,5\,0\,0\,$ 画素に到達するまでに $1\,4/8\,d\,o\,t\,$ 補正すれば良い。エリア(区間) $0\,0$ 設定データは、

- A0 (パルス数) = 14,
- B0 (周期) = 2500/14=178 (A0*B0 ≤ 2500).
- C 0 (補正データ) = 3

となる。

[0088]

5000画素に到達するまでには-16/8dot補正すれば良いが、エリア 0で-14/8dot補正しているので、エリア1では-2/8dot補正する ことになる。エリア1の設定データは、

A1 (パルス数) = 2,

B1 (周期) = 2500/2 = 1250 (A1×B1 ≤ 2500).

C 1 (補正データ) = 3

となる。

[0089]

同様にエリア2では+2/8dot、エリア3では+14/8dot補正すれば、全体の倍率は変化することなく、部分的な倍率偏差補正ができることになる。設定データは以下のようになる:

A 2 (パルス数) = 2、B 2 (周期) = 2 5 0 0 / 2 = 1 2 5 0 (A 2×B 2 ≤ 2 5 0 0)、C 2 (補正データ) = 1

A 3 (パルス数) = 14、B 3 (周期) = 2500/14=178 (A $3\times B$ $3 \le 2500$)、C 3 (補正データ) = 1。このようにして得たデータD,A 0 \sim A 3,B $0 \sim$ B 3 および C $0 \sim$ C 3 を、前述の初期設定を利用して、不揮発メモリ 133 b のPWM2設定データテーブルに登録する。

[0090]

図11に、上述の初期設定によって主走査倍率補正の印刷コマンド毎の自動設定の選択が登録されているときに、操作ボード610, PCあるいはFCUからコピースタート, 印刷スタートなどの印刷コマンドに応答してプロセスコントローラ131が実行する主走査倍率補正の概要を示す。ここでプロセスコントローラ131はまず、不揮発メモリ133bのPWM2設定データテーブルのデータを読み出してレジスタ(RAMの1領域)にセーブ(書込み)する(s1)。

[0091]

次に、基準色にて、2つの同期検知間隔、すなわち始端センサ (38bk, 38ym) が光ビームを検知してから終端センサ (40bkc, 40ym) が光ビ

ームを検知するまでの間隔を、高周波クロックPLLCLKを計数することによって測定する。基準色を黒(K/b k)とすると、黒の測定値が基準値とが一致するようにPLL 部 4 0 の設定値M、N の値を変更して、黒の主走査倍率誤差を調整する(s $2\sim S$ 4)。

[0092]

同様に、他色(マゼンタM、シアンC、イエローY)の同期検知間隔測定を行い、例えば、マゼンタMの測定値が基準値に対して、4個多かった場合は、基準に対して4/8画素だけ短いので、4/8画素増やせば倍率が合うことになり、マゼンタMに対してはA=4、C=1を設定する。Bの値は、1ラインの総画素数から1ライン中に+1/8 dotの画素を4個入れる場合に最適な間隔を設定する。例えば、総画素数が10000画素の場合には、2500画素に1回の間隔で挿入すれば良いのでB=2500となる。このような処理を、シアンC、イエローYにも実施する(s5~S13)。

[0093]

このようにして得た各色宛てのデータを不揮発メモリ133bのPWM2設定データテーブルに登録し、かつ、PWM1データ生成部55bk, 55m, 55c および55vにラッチする。

[0094]

このデータ設定にしたがって書き込み動作を行えば、倍率が合った色ズレのない画像を得ることができる。

[0095]

上述の初期設定によって主走査倍率補正の印刷ページ毎の自動設定の選択が不揮発メモリ133bに登録されている場合には、プロセスコントローラ131は、印刷コマンドが到来したときに図12に示す主走査倍率補正を行う。ここではまず不揮発メモリ133bのPWM2設定データテーブルのデータを読み出してレジスタ(RAMの1領域)にセーブ(書込み)する(s1)。

[0096]

次に、黒(K/b k)の、2つの同期検知間隔、すなわち始端センサ(38 b k,38 v m)が光ビームを検知してから終端センサ(40 b k c,40 y m)

が光ビームを検知するまでの間隔を、高周波クロックPLLCLKを計数することによって測定し、基準値に対する測定値偏差に対応して、黒のPWM1データ(A, B, C)を調整する(s $2 \sim s$ 4 a)。このような処理を、マゼンダM, シアン C、イエローYにも実施する(s $5 \sim S$ 1 3)。そして、第 2 ページ以下の各ページの印刷を開始する前に、図 1 2 のステップ s $3 \sim s$ 1 3 を実行する。

[0097]

ページ間で主走査倍率補正を行う場合には、PLL部40の周波数を変更すると(図11の $s2\sim s4$)、ページ間の作像開始の待ち時間が長くなってしまうので、主走査倍率補正の印刷ページ毎の自動設定の選択がある場合には、上述の図12のように、高周波クロックPLLCLK(M,N)は変更せず、黒(基準色)についても他色と同様にA、B、Cの値を調整する($s2\sim S4$ a)。これにより、生産性を落とさずに倍率補正が可能になる。

[0098]

【発明の効果】

第1組のデータ(A,B,C)の調整によって主走査倍率を補正できる。また、第2組のデータ(A0~3,B0~3,C0~3,D)の調整によって画素幅伸縮を補正できる。合成手段(54)が第1選択信号(PWM1)および第2選択信号(PWM2)を合成して前記出力選択信号(PWMDAT)を生成し前記画素クロック発生手段(51)に出力するので、主走査倍率補正および画素幅伸縮補正の両方が可能である。

[0099]

高周波クロック発生手段(40)が1個で済むので、ハードウエアがその分簡素になる。

$[0\ 1\ 0\ 0\]$

あるいは、合成手段(54)が第1選択信号(PWM1)と第2選択信号(PWM2)とを加算により合成するので、第1選択信号(PWM1)と第2選択信号(PWM2)とをラインメモリ上に展開する必要はなく、メモリを節約できるし、ラスター形式で発生する(時系列で推移する)第1選択信号(PWM1)と第2選択信号(PWM2)をリアルタイムで合成できる。すなわち、第1選択信号(PWM1)と第2選択信号(PWM2)のメモリに対する読書きを省略して、信号処理を簡素に出来る。

[0101]

あるいは、色ズレの少ない多色重ねのカラー画像を作成することができる。

【図面の簡単な説明】

- 【図1】 本発明の一実施例であるフルカラー複写機の外観を示す正面図である。
- 【図2】 図1に示すカラー複写機の画像データ処理システムの概要を示すブロック図である。
- 【図3】 図1および図2に示すプリンタ100の作像ユニットPTRの作像 機構の概要を示す拡大縦断面図である。
 - 【図4】 図3に示す露光器5の拡大平面図である。
- 【図5】 図2に示す作像ユニットPTRにあって、図4に示すLDユニット 31bk, c, m, yに画素クロックおよびライン同期信号を与える同期信号発 生器135の構成を示すブロック図である。
- 【図6】 図5に示す画素クロック制御53bkの構成を示すブロック図である。
- 【図7】 図5に示す画素クロック発生部51bkの入力PLLCLKと、出力画素クロックWCLKの時系列推移を示すタイムチャートである。
- 【図8】 図6に示すPWM1データ生成部55bkが発生する第1選択信号PWM1の時系列推移を示すタイムチャートである。
- 【図9】 図6に示すPWM2データ生成部56bkが発生する第2選択信号 PWM2の時系列推移を示すタイムチャートである。
- 【図10】 図6に示す画素クロック補正データ合成部54bkが発生する出力選択信号PWMDATの時系列推移を示すタイムチャートである。
- 【図11】 図2に示すプロセスコントローラ131の、主走査倍率補正の一 態様を示すフローチャートである。
- 【図12】 図2に示すプロセスコントローラ131の、主走査倍率補正のもう1つの態様を示すフローチャートである。
- 【図13】 露光走査光学系の歪による、1主走査ライン上の画素幅のずれ分布を示すグラフである。

ページ: 34/E

【図14】 同期信号発生器の一従来例を示すブロック図である。

【符号の説明】

5: 書込みユニット 6 a~6 d: 感光体ドラム

7 a ~ 7 d : 現像器 8 : 給紙カセット

9:駆動ローラ 10:転写ベルト


1 1 a ~ 1 1 d : 転写器 1 2 : 定着装置

13a:テンションローラ


13b:従動ローラ 20r, 20f:光センサ

【書類名】 図面


【図1】









【図3】




【図4】




【図5】





【図6】




【図7】












【図11】




【図12】



【図13】



【図14】



【書類名】 要約書

【要約】

【課題】 主走査ラインの主走査倍率と画素幅伸縮の補正を併せて実現する 画素クロックを、比較的に簡単に生成する。

【解決手段】 単一の、高周波クロックPLLCLKを発生する手段40);および、複数の画素クロック発生器;を含む同期信号発生器135およびそれを用いる画像形成装置。各画素クロック発生器は、PLLCLKを分周して基準周期0dot、それより長周期+1/8dotおよび短周期-1/8dotのパルスの、出力選択信号PWMDATによって指定されたものを画素クロックWCLKとして出力する画素クロック発生手段51;第1組データA,B,Cに従って各周期のパルスを指定する第1信号PWM1をWCLK同期で出力する第1選択手段55;第2組データA0~3,B0~3,C0~3,Dに従って各周期のパルスを指定する第2信号PWM2をWCLK同期で出力する第2選択手段56;および、PWM1およびPWM2を合成して前記PWMDATを生成する合成手段54;を備える。

【選択図】 図5

特願2003-030109

出願人履歴情報

識別番号

[000006747]

1. 変更年月日

2002年 5月17日

[変更理由]

住所変更

住 所

東京都大田区中馬込1丁目3番6号

氏 名

株式会社リコー

£